

09/529597

PCT/JP 98/04350

日本国特許庁

PATENT OFFICE  
JAPANESE GOVERNMENT

28.09.98

29/4 7  
EKV

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日  
Date of Application:

1997年12月10日

REC'D 13 NOV 1998

WIPO PCT

出願番号  
Application Number:

平成 9年特許願第361947号

出願人  
Applicant(s):


イビデン株式会社

PRIORITY DOCUMENT

1998年10月30日

特許庁長官  
Commissioner,  
Patent Office

伊佐山 建志



出証番号 出証特平10-3086815

【書類名】 特許願

【整理番号】 110823

【提出日】 平成 9年12月10日

【あて先】 特許庁長官殿

【国際特許分類】 H05K 1/34

【発明の名称】 パッケージ基板

【請求項の数】 2

【発明者】

【住所又は居所】 岐阜県揖斐郡揖斐川町北方 1-1 イビデン株式会社  
大垣北工場内

【氏名】 浅井 元雄

【発明者】

【住所又は居所】 岐阜県揖斐郡揖斐川町北方 1-1 イビデン株式会社  
大垣北工場内

【氏名】 森 要二

【特許出願人】

【識別番号】 000000158

【住所又は居所】 岐阜県大垣市神田町 2 丁目 1 番地

【氏名又は名称】 イビデン株式会社

【代表者】 遠藤 優

【代理人】

【識別番号】 100095795

【住所又は居所】 名古屋市中区上前津 2 丁目 1 番 2 7 号 堀井ビル 4 階

【弁理士】

【氏名又は名称】 田下 明人

【代理人】

【識別番号】 100098567

【住所又は居所】 名古屋市中区上前津 2 丁目 1 番 2 7 号 堀井ビル 4 階

【弁理士】

【氏名又は名称】 加藤 壯祐

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9401314

【書類名】 明細書

【発明の名称】 パッケージ基板

【特許請求の範囲】

【請求項1】 コア基板の両面に導体層を形成し、層間樹脂絶縁層を介在させて更に導体層を形成して成り、前記コア基板のいずれかの面の導体層を電極層として用いるパッケージ基板であって、

前記電極層を形成する導体層に配設する、コア基板貫通用のスルーホールランドと、上面側の層間樹脂絶縁層を貫通するバイアホールとの接続用のパッドとを一体化したことを特徴とするパッケージ基板。

【請求項2】 コア基板の両面に導体層を形成し、層間樹脂絶縁層を介在させて更に導体層を形成して成り、前記いずれかの層間樹脂絶縁層の上面の導体層を電極層として用いるパッケージ基板であって、

前記電極層を形成する導体層に配設する、下面層間樹脂絶縁層を貫通するバイアホールランドと、上面側の層間樹脂絶縁層を貫通するバイアホールとの接続用のパッドとを一体化したことを特徴とするパッケージ基板。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、ICチップを載置させるためのパッケージ基板に関し、更に詳細には、グランド層及び／又は電源層が配設されるパッケージ基板に関するものである。

【0002】

【従来の技術】

高集積ICチップは、パッケージ基板に載置され、マザーボード、サブボード等の基板へ接続されている。このパッケージ基板の構成について、図26を参照して説明する。図26(A)は、パッケージ基板300にICチップ80を載置して、マザーボード90へ取り付けた状態を示す断面図である。該パッケージ基板300は、コア基板330の両面に内層導体回路338が形成され、該内層導

体回路338の上層には、層間樹脂絶縁層350を介在させて複数層の導体回路358が形成されている。該パッケージ基板300のICチップ80側の表面（上面）には、ICチップ側のパッド82と接続するための半田バンプ376Uが形成され、サブボード90側の表面（下面）には、マザーボード側のパッド92と接続するための半田バンプ376Dが形成されている。

## 【0003】

一般的に、パッケージ基板には、ICチップとマザーボード間の信号のノイズの低減等を行うコンデンサが内部に形成されている。図26（A）に示す例では、コア基板330の両面に設けられる内層導体回路338、338は、電源層及びグランド層として形成され、コア基板330を介在させて上下に電源層及びグランド層を配設することでコンデンサを形成している。

## 【0004】

図26（B）に図26（A）のB-B横断面、即ち、コア基板330の上面に形成された内層導体回路338を示している。該内層導体回路338には、グランド層338Gと、上層と下層との接続用のランドーパッド340とが形成され、該ランドーパッド340の周囲には絶縁緩衝帯342が形成されている。

## 【0005】

ランドーパッド340は、図26（A）及び図26（B）に示すようにコア基板330を貫通するスルーホール336のランド340aと、上層の層間樹脂絶縁層350を貫通するバイアホール360へ接続するパッド340bと、該ランド340aとパッド340bとを接続する配線340c（図26（B）参照）とから構成されている。

## 【0006】

## 【発明が解決しようとする課題】

ここで、従来技術のパッケージ基板においては、ランド340aとパッド340bとを配線340cを介して接続していたため、上層の導体層と下層の導体層との間の伝送路が長くなり、信号の伝達が遅れると共に、接続抵抗が高くなっていた。

## 【0007】

また、図26(B)に示すように、該ランドパッド340において、配線340cとランド340aとの間及び配線340cとパッド340bとの間の接続部に角部Kができる。パッケージ基板のヒートサイクルにおいて、樹脂製のコア基板30及び層間樹脂絶縁層50と銅等の金属製のランドパッド340との熱膨張率の違いから、該角部Kにて応力が集中し、図26(A)に示すようにクラックLを層間樹脂絶縁層50に発生させ、該層間樹脂絶縁層50上の導体回路或いはバイアホールに断線を生ぜしめることがあった。

【0008】

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、上層の導体配線と下層の導体配線との間の伝送路を短縮できるパッケージ基板を提供することにある。

【0009】

【課題を解決するための手段】

上述した目的を達成するため請求項1の発明は、コア基板の両面に導体層を形成し、層間樹脂絶縁層を介在させて更に導体層を形成して成り、前記コア基板のいずれかの面の導体層を電極層として用いるパッケージ基板であって、

前記電極層を形成する導体層に配設する、コア基板貫通用のスルーホールのランドと、上面側の層間樹脂絶縁層を貫通するバイアホールとの接続用のパッドとを一体化したことを技術的特徴とする。

【0010】

また、請求項2の発明は、コア基板の両面に導体層を形成し、層間樹脂絶縁層を介在させて更に導体層を形成して成り、前記いずれかの層間樹脂絶縁層の上面の導体層を電極層として用いるパッケージ基板であって、

前記電極層を形成する導体層に配設する、下面層間樹脂絶縁層を貫通するバイアホールのランドと、上面側の層間樹脂絶縁層を貫通するバイアホールとの接続用のパッドとを一体化したことを技術的特徴とする。

【0011】

本発明においては、ランドとパッドとを一体化し、該ランドとパッドとを配線を介さずに接続してあるため、上層の導体層と下層の導体層との間での伝送路を

短縮すると共に、抵抗値を低減することができる。また、該ランドとパッドとを配線を介さずに接続してあるので、配線とランドとの間及び配線とパッドの間の接続部で応力が集中せず、応力集中によって発生するクラックによる断線をパッケージ基板内に生じさせない。

#### 【0012】

##### 【発明の実施の形態】

本発明の第1実施形態に係るパッケージ基板の構成について図22を参照して説明する。図22に断面を示す第1実施形態のパッケージ基板は、上面に集積回路（図示せず）を載置した状態で、マザーボード（図示せず）に取り付けるためのいわゆる集積回路パッケージを構成するものである。該パッケージ基板は、上面に集積回路の bumps 側に接続するための半田 bumps 76U が設けられ、下面側にマザーボードの bumps に接続するための半田 bumps 76D が配設され、該集積回路－マザーボード間の信号等の受け渡し、及び、マザーボード側からの電源供給を中継する役割を果たす。

#### 【0013】

パッケージ基板のコア基板30の上面及び下面には、グランド層となる内層銅パターン34U、34Dが形成されている。また、内層銅パターン34Uの上層には、層間樹脂絶縁層50を介在させて信号線を形成する導体回路58U、及び、該層間樹脂絶縁層50を貫通してビアホール60Uが形成されている。導体回路58Uの上層には、層間樹脂絶縁層150を介して最外層の導体回路158U及び該層間樹脂絶縁層150を貫通するビアホール160Uが形成され、該導体回路158U、ビアホール160Uには半田 bumps 76U を支持する半田パッド75Uが形成されている。ここで、ICチップ側の半田パッド75Uは、直径133～170  $\mu\text{m}$  に形成されている。

#### 【0014】

一方、コア基板30の下面側の内層銅パターン34Dの上層（ここで、上層とは基板30を中心として上面については上側を、基板の下面については下側を意味する）には、層間樹脂絶縁層50を介して信号線を形成する導体回路58Dが形成されている。該導体回路58Dの上層には、層間樹脂絶縁層150を介して

最外層の導体回路158D及び該層間樹脂絶縁層150を貫通するバイアホール160Dが形成され、該導体回路158D、バイアホール160Dには半田バンプ76Dを支持する半田パッド75Dが形成されている。このマザーボード側の半田パッド75Dは、直径600 $\mu$ mに形成されている。また、コア基板30を介在させて対向する内層銅パターン34U、34Dには、グランド（電極）層が配設されており、両内層銅パターン34U、34Dによりコンデンサが形成されている。

#### 【0015】

図23（A）は、コア基板30の上面に形成された内層銅パターン34Uの平面図である。この内層銅パターン34Uには、グランド層34Gと、上層側と下層側とを接続するためのランドパッド41とが形成されている。この図23（A）中のBで示す領域内のランドパッド41を拡大して図23（B）に示す。図23（B）のX1-X1断面が図22のX1-X1断面に相当する。

#### 【0016】

図23（B）に示すように該ランドパッド41は、図22に示すスルーホール36のランド41aと、上層の層間樹脂絶縁層50を貫通するバイアホール60Uへ接続するパッド41bとを一体にしたものであり、該ランドパッド41の周囲には、約200 $\mu$ m幅の絶縁緩衝帯43が配設されている。

#### 【0017】

ここで、本実施形態のパッケージ基板においては、図23（B）に示すようにランド41aとパッド41bとを一体化し、該ランド41aとパッド41bとを配線を介さずに接続してあるため、下層（コア基板30の下層側の導体回路58D）と上層（層間樹脂絶縁層50）の上側の導体配線58Uとの間の伝送路を短縮し、信号の伝送速度を高めると共に、抵抗値を低減することができる。また、該ランド41aとパッド41bとを配線を介さずに接続してあるので、図26（B）を参照して上述した従来技術のパッケージ基板のように配線とランドとの間及び配線とパッドとの間の接続部で応力が集中せず、応力集中によって発生するクラックによる断線をパッケージ基板内に生じさせない。ここでは、コア基板30の上側の内層銅パターン34Uについて図示及び説明を行ったが、下側の内層



銅パターン34Dについても同様に構成されている。

【0018】

引き続き、図22に示すパッケージ基板の製造工程について図1～図22を参照して説明する。

(1) 厚さ1mmのガラスエポキシ樹脂またはBT（ビスマレイミドトリアジン）樹脂からなるコア基板30の両面に18 $\mu$ mの銅箔32がラミネートされている銅張積層板30Aを出発材料とする（図1参照）。まず、この銅張積層板30Aをドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板30の両面に内層銅パターン34U、34Dとスルーホール36を形成する（図2参照）。

【0019】

該内層銅パターン34U、34Dは、図23（A）及び図23（B）を参照して上述したようにスルーホール36の周囲に構成されるランドパッド41と、該ランドパッド41の周囲に約200 $\mu$ m幅の絶縁緩衝帯43を介在させたグラウンド層34Gとからなる。即ち、本実施形態では、ランドとパッドとを一体に形成したランドパッド41により上層と下層との接続を取る。

【0020】

(2) 製造工程の説明を図3を参照して更に続ける。内層銅パターン34U、34Dおよびスルーホール36を形成した基板30を、水洗いして乾燥した後、酸化還元処理し、内層銅パターン34U、34Dおよびスルーホール36の表面に粗化層38を設ける。

【0021】

(3) 一方、基板表面を平滑化するための樹脂充填剤を調整する。ここでは、ビスフェノールF型エポキシモノマー（油化シェル製、分子量310、YL983U）100重量部、イミダゾール硬化剤（四国化成製、2E4MZ-CN）6重量部を混合し、これらの混合物に対し、表面にシランカップリング剤がコーティングされた平均粒径1.6 $\mu$ mのSiO<sub>2</sub>球状粒子（アドマテック製、CRS1101-CE、ここで、最大粒子の大きさは後述する内層銅パターンの厚み（15 $\mu$ m）以下とする）170重量部、消泡剤（サンノブコ製、ペレノールS4）

0.5重量部を混合し、3本ロールにて混練することにより、その混合物の粘度を $23 \pm 1^{\circ}\text{C}$ で45,000~49,000cpsに調整して、樹脂充填剤を得る。

この樹脂充填剤は無溶剤である。もし溶剤入りの樹脂充填剤を用いると、後工程において層間剤を塗布して加熱・乾燥させる際に、樹脂充填剤の層から溶剤が揮発して、樹脂充填剤の層と層間材との間で剥離が発生するからである。

#### 【0022】

(4) 上記(3)で得た樹脂充填剤40を、基板30の両面にロールコータを用いて塗布することにより、上面の導体回路(内層銅パターン)34U間あるいはスルーホール36内に充填し、 $70^{\circ}\text{C}$ 、20分間で乾燥させ、下面についても同様にして樹脂充填剤40を導体回路34D間あるいはスルーホール36内に充填し、 $70^{\circ}\text{C}$ 、20分間で乾燥させる(図4参照)。

#### 【0023】

(5) 上記(4)の処理を終えた基板30の片面を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により、内層銅パターン34U、34Dの表面やスルーホール36のランド41a表面に樹脂充填剤40が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行う(図5参照)。

次いで、 $100^{\circ}\text{C}$ で1時間、 $120^{\circ}\text{C}$ で3時間、 $150^{\circ}\text{C}$ で1時間、 $180^{\circ}\text{C}$ で7時間の加熱処理を行って樹脂充填剤40を硬化させる。

#### 【0024】

このようにして、スルーホール36等に充填された樹脂充填剤40の表層部および導体回路34U、34D上面の粗化層38を除去して基板両面を平滑化することで、樹脂充填剤40と導体回路34U、34Dの側面とが粗化層38を介して強固に密着し、またスルーホール36の内壁面と樹脂充填剤40とが粗化層38を介して強固に密着した配線基板を得る。即ち、この工程により、樹脂充填剤40の表面と内層銅パターン34U、34Dの表面とを同一平面にする。

#### 【0025】

(6) 上記(5)の処理で露出した導体回路34U、34Dおよびスルーホール

36のランド上面に、厚さ $2.5\mu\text{m}$ のCu-Ni-P合金からなる粗化層（凹凸層）42を形成し、さらに、その粗化層42の表面に厚さ $0.3\mu\text{m}$ のSn層を設ける（図6参照、但し、Sn層については図示しない）。

その形成方法は以下のものである。即ち、基板30を酸性脱脂してソフトエッチングし、次いで、塩化パラジウムと有機酸からなる触媒溶液で処理して、Pd触媒を付与し、この触媒を活性化した後、硫酸銅 $8\text{g/l}$ 、硫酸ニッケル $0.6\text{g/l}$ 、クエン酸 $15\text{g/l}$ 、次亜リン酸ナトリウム $29\text{g/l}$ 、ホウ酸 $31\text{g/l}$ 、界面活性剤 $0.1\text{g/l}$ 、 $\text{pH}=9$ からなる無電解めっき浴にてめっきを施し、銅導体回路4およびスルーホール9のランド上面にCu-Ni-P合金の粗化層42を形成する。ついで、ホウフッ化スズ $0.1\text{mol/l}$ 、チオ尿素 $1.0\text{mol/l}$ 、温度 $50^\circ\text{C}$ 、 $\text{pH}=1.2$ の条件でCu-Sn置換反応させ、粗化層42の表面に厚さ $0.3\mu\text{m}$ のSn層を設ける（Sn層については図示しない）。

#### 【0026】

引き続き、絶縁層を形成する感光性接着剤（上層用）及び層間樹脂絶縁剤（下層用）を用意する。

（7）感光性接着剤（上層用）は、DMDG（ジエチレングリコールジメチルエーテル）に溶解した濃度 $80\text{wt}\%$ のクレゾールノボラック型エポキシ樹脂（日本化薬製、分子量 $2500$ ）の $25\%$ アクリル化物を $35$ 重量部、ポリエーテルスルホン（PES） $12$ 重量部、イミダゾール硬化剤（四国化成製、 $2\text{E}4\text{M}\text{Z-CN}$ ） $2$ 重量部、感光性モノマー（東亜合成製、アロニックス $\text{M}315$ ） $4$ 重量部、光開始剤（チバガイギー製、イルガキュア $\text{I-907}$ ） $2$ 重量部、光増感剤（日本化薬製、 $\text{DET-X-S}$ ） $0.2$ 重量部を混合し、これらの混合物に対し、エポキシ樹脂粒子（三洋化成製、ポリマーボール）の平均粒径 $1.0\mu\text{m}$ のものを $7.2$ 重量部、平均粒径 $0.5\mu\text{m}$ のものを $3.09$ 重量部、消泡剤（サンプロコ製  $\text{S-65}$ ） $0.5$ 重量部を混合した後、さらにNMP $30$ 重量部を添加しながら混合して粘度 $7\text{Pa}\cdot\text{s}$ の感光性接着剤（上層用）を得る。

#### 【0027】

（8）一方、層間樹脂絶縁剤（下層用）は、DMDG（ジエチレングリコールジ

メチルエーテル)に溶解した濃度80wt%のクレゾールノボラック型エポキシ樹脂(日本化薬製、分子量2500)の25%アクリル化物を35重量部、ポリエーテルスルホン(PES)12重量部、イミダゾール硬化剤(四国化成製、2E4MZ-CN)2重量部、感光性モノマー(東亜合成製、アロニックスM315)4重量部、光開始剤(チバガイギー製、イルガキュアI-907)2重量部、光増感剤(日本化薬製、DETE-S)0.2重量部を混合し、これらの混合物に対し、エポキシ樹脂粒子(三洋化成製、ポリマーボール)の平均粒径0.5 $\mu$ mのものを14.49重量部、消泡剤(サンノブコ製、S-65)0.5重量部を混合した後、さらにNMP30重量部を添加しながら混合して粘度1.5Pa $\cdot$ sの層間樹脂絶縁剤(下層用)を得る。

【0028】

(9) 基板30の両面に、上記(7)で得られた粘度1.5Pa $\cdot$ sの層間樹脂絶縁剤(下層用)をロールコートで塗布し、水平状態で20分間放置してから、60℃で30分の乾燥(プリバーク)を行い、絶縁剤層44を形成する。

さらにこの絶縁剤層44の上に上記(8)で得られた粘度7Pa $\cdot$ sの感光性接着剤(上層用)をロールコートを用いて塗布し、水平状態で20分間放置してから、60℃で30分の乾燥を行い、接着剤層46を形成する(図7参照)。

【0029】

上述したように導体回路34U、34Dは、粗化層(凹凸層)42が形成され、即ち、粗化処理が施されることで、上層の絶縁剤層44との密着性が高められている。

【0030】

(10) 上記(9)で絶縁剤層44および接着剤層46を形成した基板30の両面に、100 $\mu$ m $\phi$ の黒円が印刷されたフォトマスクフィルムを密着させ、超高圧水銀灯により500mJ/cm<sup>2</sup>で露光する。これをDMDG溶液でスプレー現像し、さらに、当該基板を超高圧水銀灯により3000mJ/cm<sup>2</sup>で露光し、100℃で1時間、その後150℃で5時間の加熱処理(ポストバーク)をすることにより、フォトマスクフィルムに相当する寸法精度に優れた100 $\mu$ m $\phi$ の開口(バイアホール形成用開口48)を有する厚さ35 $\mu$ mの層間樹脂絶縁層

(2層構造) 50を形成する(図8参照)。

なお、バイアホールとなる開口48には、スズめっき層を部分的に露出させる。

#### 【0031】

(11) 開口48が形成された基板30を、クロム酸に1分間浸漬し、接着剤層46の表面のエポキシ樹脂粒子を溶解除去することにより、層間樹脂絶縁層50の表面を粗面とし、その後、中和溶液(シブレイ社製)に浸漬してから水洗いする(図9参照)。

さらに、粗面化処理した該基板の表面に、パラジウム触媒(アトテック製)を付与することにより、層間樹脂絶縁層50の表面およびバイアホール用開口48の内壁面に触媒核を付ける。

#### 【0032】

(12) 以下の組成の無電解銅めっき浴中に基板を浸漬して、粗面全体に厚さ1.6  $\mu\text{m}$ の無電解銅めっき膜52を形成する(図10参照)。

##### 〔無電解めっき液〕

EDTA	150	g/l
硫酸銅	20	g/l
HCHO	30	ml/l
NaOH	40	g/l
$\alpha$ 、 $\alpha'$ -ピピリジル	80	mg/l
PEG	0.1	g/l

##### 〔無電解めっき条件〕

70℃の液温度で30分

#### 【0033】

(13) 上記(12)で形成した無電解銅めっき膜52上に市販の感光性ドライフィルムを張り付け、マスクを載置して、100  $\text{mJ}/\text{cm}^2$ で露光、0.8%炭酸ナトリウムで現像処理し、厚さ15  $\mu\text{m}$ のめっきレジスト54を設ける(図11参照)。

#### 【0034】

(14) ついで、レジスト非形成部分に以下の条件で電解銅めっきを施し、厚さ

15  $\mu$ mの電解銅めっき膜56を形成する(図12参照)。

〔電解めっき液〕

硫酸 180 g/l

硫酸銅 80 g/l

添加剤(アトテックジャパン製、カバラシドGL)

1 ml/l

〔電解めっき条件〕

電流密度 1 A/dm<sup>2</sup>

時間 30分

温度 室温

【0035】

(15) めっきレジスト54を5%KOHで剥離除去した後、そのめっきレジスト54下の無電解めっき膜52を硫酸と過酸化水素の混合液でエッチング処理して溶解除去し、無電解銅めっき膜52と電解銅めっき膜56からなる厚さ18  $\mu$ mの導体回路58U、58D及びバイアホール60U、60Dを形成する(図13参照)。

引き続き、その基板30を800 g/lのクロム酸中に3分間浸漬して粗化面上に残留しているパラジウム触媒核を除去する。

【0036】

(16) 導体回路58U、58D及びバイアホール60U、60Dを形成した基板30を、硫酸銅8 g/l、硫酸ニッケル0.6 g/l、クエン酸15 g/l、次亜リン酸ナトリウム29 g/l、ホウ酸31 g/l、界面活性剤0.1 g/lからなるpH=9の無電解めっき液に浸漬し、該導体回路58U、58D及びバイアホール60U、60Dの表面に厚さ3  $\mu$ mの銅-ニッケル-リンからなる粗化層62を形成する(図14参照)。

さらに、ホウフッ化スズ0.1 mol/l、チオ尿素1.0 mol/l、温度50℃、pH=1.2の条件でCu-Sn置換反応を行い、上記粗化層62の表面に厚さ0.3  $\mu$ mのSn層を設ける(Sn層については図示しない)。

【0037】

(17) 上記(2)～(16)の工程を繰り返すことにより、さらに上層の導体回路を形成する。即ち、基板30の両面に、層間樹脂絶縁剤(下層用)をロールコートで塗布し、絶縁剤層144を形成する。また、この絶縁剤層144の上に感光性接着剤(上層用)をロールコートを用いて塗布し、接着剤層146を形成する(図15参照)。絶縁剤層144および接着剤層146を形成した基板30の両面に、フォトマスクフィルムを密着させ、露光・現像し、開口(バイアホール形成用開口148)を有する層間樹脂絶縁層150を形成した後、該層間樹脂絶縁層150の表面を粗面とする(図16参照)。その後、該粗面化処理した該基板30の表面に、無電解銅めっき膜152を形成する(図17参照)。引き続き、無電解銅めっき膜152上にめっきレジスト154を設けた後、レジスト非形成部分に電解銅めっき膜156を形成する(図18参照)。そして、めっきレジスト154をKOHで剥離除去した後、そのめっきレジスト154下の無電解めっき膜152を溶解除去し導体回路158U、158D及びバイアホール160U、160Dを形成する(図19参照)。さらに、該導体回路158U、158D及びバイアホール160U、160Dの表面に粗化層162を形成し、パッケージ基板を完成する(図20参照)。

#### 【0038】

(19) そして、上述したパッケージ基板にはんだバンプを形成する。先ず、はんだバンプ用の溶剤レジスト組成物の調整について説明する。ここでは、DMDGに溶解させた60重量%のクレゾールノボラック型エポキシ樹脂(日本化薬製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)を46.67g、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル製、エピコート1001)15.0g、イミダゾール硬化剤(四国化成製、2E4MZ-CN)1.6g、感光性モノマーである多価アクリルモノマー(日本化薬製、R604)3g、同じく多価アクリルモノマー(共栄社化学製、DPE6A)1.5g、分散系消泡剤(サンノブコ社製、S-65)0.71gを混合し、さらにこれらの混合物に対し、光開始剤としてのベンゾフェノン(関東化学製)を2g、光増感剤としてのミヒラーケトン(関東化学製)を0.2g加えて、粘度を25℃で2.0Pa・sに調整し

たソルダーレジスト組成物を得る。

【0039】

(20) 上記(18)で得た配線板の両面に、上記ソルダーレジスト組成物を $20\mu\text{m}$ の厚さで塗布する。次いで、 $70^{\circ}\text{C}$ で20分間、 $70^{\circ}\text{C}$ で30分間の乾燥処理を行った後、円パターン(マスクパターン)が描画された厚さ $5\text{mm}$ のフォトリソマスクフィルムを密着させて載置し、 $1000\text{mJ}/\text{cm}^2$ の紫外線で露光し、DMTG現像処理する。そしてさらに、 $80^{\circ}\text{C}$ で1時間、 $100^{\circ}\text{C}$ で1時間、 $120^{\circ}\text{C}$ で1時間、 $150^{\circ}\text{C}$ で3時間の条件で加熱処理し、はんだパッド部分(バイアホールとそのランド部分を含む)71が開口した(上面側開口径 $200\mu\text{m}$ 、下面側 $700\mu\text{m}$ )ソルダーレジスト層(厚み $20\mu\text{m}$ )70を形成する(図21参照)。

【0040】

(21) 次に、ソルダーレジスト層70を形成した基板30を、塩化ニッケル $30\text{g}/\text{l}$ 、次亜リン酸ナトリウム $10\text{g}/\text{l}$ 、クエン酸ナトリウム $10\text{g}/\text{l}$ からなる $\text{pH}=5$ の無電解ニッケルめっき液に20分間浸漬して、開口部71に厚さ $5\mu\text{m}$ のニッケルめっき層72を形成する(図22参照)。さらに、その基板30を、シアン化金カリウム $2\text{g}/\text{l}$ 、塩化アンモニウム $75\text{g}/\text{l}$ 、クエン酸ナトリウム $50\text{g}/\text{l}$ 、次亜リン酸ナトリウム $10\text{g}/\text{l}$ からなる無電解金めっき液に $93^{\circ}\text{C}$ の条件で23秒間浸漬して、ニッケルめっき層72上に厚さ $0.03\mu\text{m}$ の金めっき層74を析出し、上面に直径 $133\sim 170\mu\text{m}$ の半田パッド75Uを、下面に直径 $600\mu\text{m}$ の半田パッド75Dを形成する。

【0041】

(22) そして、ソルダーレジスト層70の開口部71内の半田パッド75U、75Dに、はんだペーストを印刷して $200^{\circ}\text{C}$ でリフローすることによりはんだバンプ76U、76Dを形成し、はんだバンプ76U、76Dを有するパッケージ基板を完成する。

【0042】

引き続き、本発明の第2実施形態に係るパッケージ基板について図24及び図25を参照して説明する。図22を参照して上述した第1実施形態においては、



コア基板 30 の両面に形成される内層銅パターン 34 U、34 D にグランド層（電極層）34 G 及びランドーパッド 41 が形成された。これに対して、第 2 実施形態では、層間樹脂絶縁層 50 の上層に形成される導体回路 58 U、58 D に図 23 (A) を参照したと同様に電源層（電極層）58 G 及びランドーパッド 61 が形成される。

## 【0043】

図 24 は、第 2 実施形態のパッケージ基板の断面図であり、図 25 (A) は、層間樹脂絶縁層 50 の上面に形成された導体回路 58 U の平面図である。この導体回路 58 U には、電源層 58 G と、上層側と下層側とを接続するためのランドーパッド 61 とが形成されている。図 25 (A) 中の B で示す領域内のランドーパッド 61 を拡大して図 25 (B) に示す。図 25 (B) の X2-X2 断面が図 24 の X2-X2 断面に相当する。

## 【0044】

図 24 に示すように該ランドーパッド 61 は、内層銅パターン 34 U に接続されたバイアホール 60 U のランド 61 a と、上層の層間樹脂絶縁層 150 を貫通するバイアホール 160 U へ接続するパッド 61 b とを一体にしたものであり、該ランドーパッド 61 の周囲には、図 25 (B) に示すように約 200  $\mu$ m 幅の絶縁緩衝帯 63 が配設されている。

## 【0045】

この第 2 実施形態のパッケージ基板においても、ランド 61 a とパッド 61 b とを一体化し、該ランド 61 a とパッド 61 b とを配線を介さずに接続してあるため、下層（コア基板 30 の上層側の内層銅パターン 34 U）と上層（層間樹脂絶縁層 150）の上側の 1 導体配線 158 U との間での伝送路を短縮し、信号の伝送速度を高めると共に、抵抗値を低減することができる。また、該ランド 61 a とパッド 61 b とを配線を介さずに接続してあるので、図 26 (B) を参照して上述した従来技術のパッケージ基板のように配線とランドとの間及び配線とパッドとの間の接続部で応力が集中せず、応力集中によって発生するクラックによる断線をパッケージ基板内に生じさせない。

## 【0046】

なお、上述した実施形態では、セミアディティブ法により形成するパッケージ基板を例示したが、本発明の構成は、フルアディティブ法により形成するパッケージ基板にも適用し得ることは言うまでもない。また、上述した実施形態では、パッケージ基板をマザーボードに直接取り付けの例を挙げたが、パッケージ基板をサブボード等を介してマザーボードに接続する場合にも、本発明のパッケージ基板を好適に使用することができる。また、上述した実施形態では、円形に形成されたランドとパッドとを一体にしたが、本発明では、楕円、多角形等の種々の形状のランドとパッドとを一体にすることができる。

【0047】

【発明の効果】

以上説明したように請求項1及び請求項2のパッケージ基板においては、ランドとパッドとを配線を介さずに接続してあるため、下層と上層の導体配線（導体層）間での伝送路を短縮し、信号の伝送速度を高めると共に、抵抗値を低減することができる。また、該ランドとパッドとを配線を介さずに接続してあるので、配線とランドとの間及び配線とパッドとの間の接続部で応力が集中せず、応力集中によって発生するクラックによる断線をパッケージ基板内に生じさせない。

【図面の簡単な説明】

【図1】

本発明の第1実施形態に係るパッケージ基板の製造工程を示す図である。

【図2】

本発明の第1実施形態に係るパッケージ基板の製造工程を示す図である。

【図3】

本発明の第1実施形態に係るパッケージ基板の製造工程を示す図である。

【図4】

本発明の第1実施形態に係るパッケージ基板の製造工程を示す図である。

【図5】

本発明の第1実施形態に係るパッケージ基板の製造工程を示す図である。

【図6】

本発明の第1実施形態に係るパッケージ基板の製造工程を示す図である。

【図 7】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 8】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 9】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 10】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 11】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 12】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 13】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 14】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 15】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 16】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 17】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 18】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 19】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 20】

本発明の第 1 実施形態に係るパッケージ基板の製造工程を示す図である。

【図 21】

本発明の第1実施形態に係るパッケージ基板の製造工程を示す図である。

【図22】

本発明の第1実施形態に係るパッケージ基板を示す断面図である。

【図23】

図23(A)は、内層銅パターンの形成されたコア基板の平面図であり、図23(B)は、図23(A)の一部を拡大して示す平面図である。

【図24】

本発明の第2実施形態に係るパッケージ基板を示す断面図である。

【図25】

図25(A)は、第2実施形態に係るパッケージ基板に形成された導体回路の平面図であり、図25(B)は、図25(A)の一部を拡大して示す平面図である。

【図26】

図26(A)は従来技術に係るパッケージ基板の断面図であり、図26(B)は、図26(A)のB-B断面図である。


【符号の説明】

- 30 コア基板
- 34U、34D 内層銅パターン（導体層）
- 34G グランド層（電極層）
- 41 ランドーパッド
- 41a ランド
- 41b パッド
- 50 層間樹脂絶縁層
- 58U、58D 導体回路
- 58G 電源層（電極層）
- 60U、60D バイアホール
- 61 ランドーパッド
- 61a ランド
- 61b パッド


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】




【図10】







【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【圖 17】




【図 18】




【図19】



【図20】




【図21】





特平 9-361947

【図22】






【図23】





特平 9-361947

【図24】





特平 9-361947

【図25】



【図26】



【書類名】 要約書

【要約】

【課題】 上層の導体配線と下層の導体配線との間の伝送路を短縮できるパッケージ基板を提供する。

【解決手段】 ランド41aとパッド41bとを一体化し、該ランド41aとパッド41bとを配線を介さずに接続してあるため、下層（コア基板30の下層側の導体回路58D）と上層（層間樹脂絶縁層50）の上側の導体配線58Uとの間での伝送路を短縮し、信号の伝送速度を高めると共に、抵抗値を低減することができる。また、該ランド41aとパッド41bとを配線を介さずに接続してあるので、従来技術のパッケージ基板のように配線とランドとの間及び配線とパッドとの間の接続部で応力が集中せず、応力集中によるクラックで断線をパッケージ基板内に生じさせない。

【選択図】 図22



【書類名】 職権訂正データ  
【訂正書類】 特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】 000000158

【住所又は居所】 岐阜県大垣市神田町2丁目1番地

【氏名又は名称】 イビデン株式会社

【代理人】 申請人

【識別番号】 100095795

【住所又は居所】 愛知県名古屋市中区上前津2丁目1番27号 堀井  
ビル4階 加藤田下特許事務所

【氏名又は名称】 田下 明人

【代理人】 申請人

【識別番号】 100098567

【住所又は居所】 愛知県名古屋市中区上前津2丁目1番27号 堀井  
ビル4階 加藤田下特許事務所

【氏名又は名称】 加藤 壯祐

出 願 人 履 歴 情 報

識別番号 [000000158]

1. 変更年月日	1990年 8月29日
[変更理由]	新規登録
住 所	岐阜県大垣市神田町2丁目1番地
氏 名	イビデン株式会社